层数不是布通率问题
「线布不下了就加两层」是最常见的层数决策方式，也是最容易在后期返工的一种。真正决定层数的不是布线面积够不够，而是这块板需要几个完整的参考平面。
理由在于：高速信号的回流路径走的是紧邻它的那一层平面。参考平面被分割、被走线切断、或者干脆不存在，回流就要绕远路，阻抗随之失控、共模噪声随之上升。这类问题在布通率 100% 的板子上照样发生，因为它和「线是否布得下」无关。
所以层数决策的正确问法是这样一组：每一层高速走线，紧邻的那一层是不是完整平面？电源需要几个独立电压域，每个域要不要自己的平面？阻抗要控在多少、公差要多严？ 把这几问答完，层数基本就定了，剩下的只是核对制造边界。
叠层的结构原理与材料层序（芯板、prepreg、对称性）不在本文重复，已有专文：多层 PCB 叠层设计指南。本文只做一件事：在 4 / 6 / 8 层之间做取舍，并说清每一档的能力上限与代价。
已部署的多层 PCB 产品页口径是：层数 4–64（量产 40、最高 64）、板厚 0.4–6.0 mm、最小线宽/间距 3/3 mil、最小孔 0.1 mm、阻抗 ±5%（标准 ±10%）。下面每一档的判断都在这个范围内展开。
4 层：够用的场合和不够用的场合
4 层的典型层序是「信号 — 地 — 电源 — 信号」。它买到的第一件东西就是一个完整地平面，这已经足以覆盖大量中低速数字板与混合信号板。
4 层能做到的：
- 顶层走线有一个紧邻的完整地平面做回流参考；
- 单一主电压域的电源分配，配合适量去耦电容；
- 受控阻抗单端线，只要走线集中在紧邻地平面的那一层；
- 板厚可以做得很薄，符合 0.4 mm 起的薄板需求。
4 层做不到或者要付代价的：
- 底层走线的参考平面是电源层。如果电源层被多个电压域切割，底层的高速线就会跨越分割，回流断裂。这是 4 层板最常见的隐性缺陷。
- 两个信号层彼此紧邻的机会没有，但顶底层都暴露在外，外层走线的阻抗受阻焊与蚀刻公差影响更大，严格阻抗要求下不如内层稳定。
- 多电压域场景下，电源平面被切得越碎，可用参考面积越小，实际上是用平面完整性换电压域数量。
一句话判据：单一主电压域 + 高速线能集中在顶层，4 层通常够；一旦电压域变多或高速线必须走两面，4 层就开始还债。
6 层：两种典型分配，选错等于白加
6 层是取舍最密集的一档，因为它有两种截然不同的用法，而它们买到的东西不一样。
分配 A：信号 — 地 — 信号 — 信号 — 电源 — 信号（4 个走线层 + 2 个平面）
- 买到的是布线层数。适合引脚密度高、走线量大但速率不高的板。
- 代价：中间两个信号层彼此紧邻，层间串扰风险上升，且它们各自只有单侧参考平面。
分配 B：信号 — 地 — 信号 — 电源 — 地 — 信号（3 个走线层 + 3 个平面：2 地 1 电源）
- 买到的是参考平面质量。关键走线层（第 3 层）被上下两个平面夹住，回流路径短且确定。
- 代价：只剩 3 层可布线，比分配 A 少一层，需要更早做布线规划。
选择依据不是层数，是这块板缺的是布线空间还是回流质量。缺布线空间选 A，缺回流质量选 B。把 B 的需求用 A 的叠层去做，等于花了 6 层的钱只买到 4 层的电气性能——这是层数决策里最贵的一种错误。
6 层的另一个现实收益：至少一个信号层可以放在内层，阻抗一致性优于外层。若项目有 ±5% 这一档的阻抗要求（见阻抗控制 PCB：阻抗范围 25–120Ω、差分 85–100Ω、介质厚度控制 ±10%、TDR 测试），把关键线放内层是更稳的做法。
8 层起：对称电源/地平面与阻抗余量
到 8 层，可用的排布才真正宽松。典型层序是「信号 — 地 — 信号 — 电源 — 地 — 信号 — 地 — 信号」这一类，特征是多个信号层都能被平面夹住，并且叠层能做到上下对称。
8 层买到的是四项：
- 成对的地平面。高速层上下都有参考面，回流路径最短，共模辐射最低。
- 独立电源平面。多电压域各自成面，或电源与地紧邻形成平面电容，改善电源完整性。
- 阻抗控制余量。介质厚度可选的组合变多，把线宽、介质厚度、目标阻抗凑到 ±5% 这一档的空间更大。介质厚度本身按 ±10% 控制，层数越多可调节的组合越多。
- 对称性。上下对称的叠层压合后翘曲风险更低，这直接关系到后续 SMT 的可装配性。
代价也是四项，都要在设计早期核对：
- 板厚上升。8 层的介质与铜层组合更多，成品板厚落在更厚的一侧。产品页板厚范围是 0.4–6.0 mm，具体取值须结合目标板厚与阻抗需求一起定，由工程评审确认。封面那张示意图给出的层序与 35/140/200/255 µm 标注就是一个 8 层组合的形状——注意它左缘写着「Only nominal values」，那是示意标称值，不是能力承诺。
- 纵横比。板越厚，同一孔径的纵横比越大。制造能力页口径是纵横比最大 10:1。板厚 / 最小孔径必须落在这个比值内，否则孔径要放大，或者板厚要压缩。
- 最小孔径受限于板厚。产品页最小孔 0.1 mm，但那是能力上限值；实际可用的最小孔要和板厚一起算纵横比，不能直接拿 0.1 mm 套到任何板厚上。
- 档位跃迁。层数 40 层以内在 Standard 档，40 层以上进入 Advanced/R&D 档。8 层远在 Standard 范围内，但如果同时要求 3 mil 以下线宽或 0.15 mm 以下机钻，就会因为其他参数把整块板推到更高档位。层数与档位是两件事，别混着算。
增层的真实代价：三个必须一起算的量
层数决策最容易漏掉的，是板厚、纵横比、最小孔径这三个量是联动的，不能各查各的规格行。
- 板厚范围 0.4–6.0 mm（产品页）／0.2–6.0 mm（能力页，含更薄的少层板）；
- 纵横比最大 10:1；
- 机钻最小 0.15 mm、最小孔 0.1 mm（激光钻可到 0.075 mm，但那属于 HDI 微孔工艺）。
算法很直接：板厚 ÷ 最小孔径 ≤ 10。8 层板如果落在较厚的一侧，最小可用孔径就会被这条不等式抬起来；反过来，如果设计必须用很小的通孔，板厚就得压下去，介质厚度随之变薄，阻抗方案要重算。三者只能同时满足，不能分开许愿。
孔径与位置的公差另有口径：孔径公差 ±0.05 mm、位置精度 ±0.025 mm、背钻控制 ±0.05 mm，公差全表见公差页。铜厚方面，多层板内层铜厚的选择规则与线宽的相互限制见PCB 铜厚选项与设计规则，本文不重复。
材料侧的取舍（FR-4 与高频/高 Tg 体系的选择）见材料页。此处只强调一点：介质材料一换，同样层数下的介质厚度组合与阻抗方案要整套重算，不是把层数表照抄就行。
分界线：什么时候增层不如换微孔
有一种情况增层解决不了问题：BGA 扇出被困住。当引脚间距小到常规通孔无法在焊盘之间穿出时，问题出在孔径与孔盘尺寸，而不是层数不够。这时继续加层只会让板更厚、纵横比更差，扇出照样出不来。
判断信号有三条：
- 细间距 BGA 的引脚需要向内穿过多层才能出线，常规通孔占掉的焊盘间空间不够；
- 最小孔径已经被纵横比顶到上限，再厚就得放大孔径，而放大孔径又放不进焊盘阵列；
- 需要盘中孔或任意层互连来释放布线空间。
出现这些信号时，正确的方向是转向 HDI 积层结构。HDI PCB口径是层数 4–20、线宽 2/2 mil、激光孔 0.075 mm、层间对准 ±25 μm、叠构 1+N+1 至 5+N+5、基材 FR-4/BT/ABF。能力页补充：1+N+1 至 5+N+5 在 Standard/Advanced/R&D 三档均可实现，Any Layer 仅 Advanced 与 R&D 两档提供。
也就是说：层数买的是平面与布线空间，微孔买的是扇出能力。 两者不能互相替代。板子缺参考平面就增层，缺扇出通路就走 HDI；两个都缺的板，两件事都要做，那时叠层设计要从零重排而不是在现有层序上加两层。
定稿前要冻结的清单
层数一旦进入制造流程，改动成本极高——叠层表、阻抗方案、钻孔表、板厚全部连带。定稿前请把下列各项一次性冻结，随资料一起提交：
- 层数与完整层序：每层的角色（信号/地/电源）、平面是否分割、分割位置。
- 目标成品板厚与公差：含或不含表面处理与阻焊，写清基准。
- 阻抗要求：单端与差分目标值、公差档位（±5% 还是标准 ±10%）、哪些网络受控。
- 最小孔径与孔类型：通孔、盲埋孔、背钻需求；连同板厚一起核对纵横比 ≤10:1。
- 内外层铜厚：起始箔与完成铜分别标注，别只写一个数。
- 介质材料体系：材料牌号或等级要求，以及是否允许工程等效替换。
- 验收等级：IPC-A-600 Class 2 还是 Class 3；电测要求（100% 电测为标准配置）。
- 对称性要求：是否强制上下对称叠层以控制翘曲。
带条件的项目（超厚板配小孔、40 层以上、阻抗与板厚强耦合的组合）一律标注「需工程评审确认」，不要在图纸上写成既定值。资料齐了就可以走报价入口，检验与验收口径见质量页。
FAQ
Q1：4 层升 6 层，最直接的收益是什么？
相对 4 层（2 走线 + 2 平面），多出来的两层有两种花法：一层给走线、一层给第二个地平面（分配 B，3 走线 + 3 平面），收益是关键走线层上下都有参考平面，回流路径确定、阻抗更稳；两层都给走线（分配 A，4 走线 + 2 平面），收益是布线空间。两者不可兼得，选之前先确认这块板缺的是哪一样。
Q2：6 层和 8 层的阻抗控制能力差多少？
公差档位是同一套：±5%，标准 ±10%（产品页与能力页口径一致）。差别不在公差数字，而在达成难度：8 层可用的介质厚度与层序组合更多，把线宽/介质厚度/目标阻抗凑进 ±5% 的余量更大。同样的严格阻抗要求，6 层可能需要更窄的材料与厚度选择区间，具体方案需工程评审确认。
Q3：加层数会不会让最小孔径变大？
会，但不是层数直接导致的，是板厚导致的。纵横比最大 10:1，板厚上升后同一孔径的纵横比变大，超过 10:1 就必须放大孔径或压薄板厚。所以层数、板厚、最小孔径要一起算，不能单看规格表里的最小孔 0.1 mm。
Q4：8 层一定要上下对称吗？
对称叠层能降低压合后的翘曲风险，对后续 SMT 装配更友好，因此是推荐做法。是否强制取决于板厚、铜分布均匀性与装配要求，属于需工程评审确认的项。若有明确翘曲指标，请在资料里写清。
Q5：什么时候该直接跳到 HDI，而不是继续加层？
当瓶颈是细间距 BGA 扇出而不是参考平面时。判断信号是：常规通孔在焊盘阵列之间放不下、最小孔径已被纵横比顶住、需要盘中孔或任意层互连。这时候加层只会加厚板子而扇出照旧受阻，应转向 1+N+1 至 5+N+5 的积层结构（Any Layer 仅 Advanced/R&D 档提供）。
Q6：层数定了之后，资料里还必须给什么才能一次评审通过？
最容易漏的四项：完整层序（每层角色与平面分割情况）、目标板厚基准（含不含阻焊与表面处理）、受控阻抗网络清单与公差档位、内外层铜厚分别标注起始箔与完成铜。这四项缺一项，评审都要回问一轮。