图纸上写「1oz 铜」的时候，你其实没说清楚
HDI 询价里最常见的资料缺口不是缺文件，是铜厚只写了一个数。叠层表上写「外层 1oz、内层 0.5oz」，看起来很完整，工程评审时却仍然要回问三个问题：这是起始铜箔还是镀后完成铜？微孔里的铜要求多厚？细线区域按哪个档位做线宽补偿？
原因很简单：HDI 的外层铜厚不是一个静态属性，而是一次镀铜的结果，而这次镀铜同时要满足两个互相拉扯的要求。 微孔孔壁要镀出足够的铜来保证互连可靠性，孔壁越厚，板面铜也越厚；板面铜越厚，最小线宽能力就越受限。你在同一张图纸上要求 2 mil 细线又要求厚孔铜时，这两个要求打在同一道工序上。
所以本文不讲 HDI 是什么（工艺流程见 HDI PCB 制造工艺），只讲一件事：叠构层级与三个铜厚量该怎么在设计输入里给定，才能一次评审通过。
三个铜厚不是一个数
起始铜箔（base copper foil）：压合前覆铜箔或芯板自带的铜厚。这是采购与叠层设计的输入量，也是蚀刻补偿计算的起点。
镀后完成铜（finished copper）：化学沉铜加电镀之后板面上的总铜厚。它等于起始箔加上镀层，不由你直接指定，而由「你要求的孔铜」推导出来。
微孔孔铜（microvia wall copper）：微孔孔壁上的铜厚，决定互连的机械与热循环可靠性。这是三个量里唯一直接关系到可靠性验收的量，IPC-6012 与 IPC-A-600 的孔壁铜厚判据就落在这里。
图纸上的正确写法是：明确标注哪个是起始箔、哪个是完成铜，孔铜给最小值。 只写一个「1oz」，评审必须回问，一来一回就是一天。
三者的关系可以用一句话记住：你指定孔铜下限，工程按镀层分布反推需要多少镀铜量，板面完成铜随之被确定，最小线宽能力则被这个完成铜厚锁死。 顺序是单向的，不能倒过来先定完成铜再看孔铜够不够。
叠构层级先由布线定，再核对能力档
叠构层级用 1+N+1、2+N+2 一直到 5+N+5 表示：加号前后的数字是每侧的积层次数，N 是中间的常规多层芯板。层级不该从「越高越好」出发，而该从扇出深度出发：BGA 引脚需要向内穿几层才能出线，就需要几级积层。
已部署的 HDI PCB 产品页口径是层数 4–20、叠构 1+N+1 至 5+N+5、层间对准 ±25 μm、基材 FR-4/BT/ABF。制造能力页进一步给出档位划分：1+N+1 至 5+N+5 在 Standard、Advanced、R&D 三档均可实现，而 Any Layer（任意层互连）只在 Advanced 与 R&D 两档提供。
这个差别在设计早期就要用上：如果布线需要任意层之间自由互连，项目一开始就落在 Advanced 档以上，同时意味着外层线宽、激光孔径、背钻径都跟着走 Advanced 档的数值。反过来，如果 1+N+1 加常规通孔就能扇出，就不必把整块板推到更高档位。层数超过 20 层的 HDI 需求属于带条件情形，须以工程评审确认为准。
外层铜厚与最小线宽：互相限制的一对
制造能力页的三档规格里，外层最小线宽/间距是 Standard 4/4 mil、Advanced 3/3 mil、R&D 2/2 mil；外层与内层最大铜厚是 Standard 3oz、Advanced 12oz、R&D >12oz。整体铜厚范围 0.5oz–>12oz。
这两行不能各看各的。铜越厚，蚀刻要去掉的铜越多，侧蚀与线宽收缩越明显，能稳定做出的最小线宽就越大。在同一块板上同时要求最厚铜与最细线，是把两个极值放在一道工序里，通常做不到。 HDI 板的实际情形是：外层要走细线（HDI 产品页给到 2/2 mil，精细线 3/3 mil），所以外层铜必须控制在薄的一侧；载流需求应该往内层或专门的电源层去解决，而不是靠加厚外层。
如果确实需要「细线 + 厚铜」共存，工程上的做法是分区处理或调整叠层分配，具体可行性须经工程评审确认，不能在图纸上直接写两个极值了事。
微孔、孔铜与纵横比
激光钻孔最小 0.075 mm（能力页：Standard 0.1 mm、Advanced 与 R&D 0.075 mm）；HDI 产品页另给「微孔直径 ≥0.1 mm」的产品口径。最小孔径 0.075 mm，孔径公差 ±0.05 mm，位置精度 ±0.025 mm，纵横比最大 10:1。
孔铜的实现难度不看孔径绝对值，看纵横比——孔深与孔径之比。纵横比越大，镀液交换越困难，孔中段的铜就越难镀到与孔口相同的厚度。10:1 是通孔的能力上限；微孔本身纵横比通常远小于这个值（这正是微孔比长通孔容易镀均匀的原因），但堆叠微孔（stacked microvia）会把有效深度累加，多级堆叠时孔铜的均匀性风险明显上升。
所以叠构选择与孔铜要求是一件事的两面：想要更高的叠构级数，就要接受更严的孔铜均匀性控制；想放宽孔铜要求，就该考虑用交错微孔（staggered）替代堆叠。这一层的取舍在 HDI PCB 制造工艺里有工艺侧的说明。
层间对准 ±25 μm 是另一条硬约束：微孔要落在下层的目标焊盘上，焊盘尺寸必须为这个对准公差留出余量。焊盘留小了，即使孔铜合格，孔也可能偏出有效连接面积。
内层铜厚与介质厚度共同决定阻抗
阻抗不是单独一条线的属性，它由线宽、线厚（铜厚）、到参考平面的介质厚度和介电常数四者共同决定。这意味着改铜厚就是改阻抗——很多人只把铜厚当载流参数，结果动了铜厚之后阻抗全部要重算。
已部署口径：阻抗控制板阻抗范围 25–120Ω、差分 85–100Ω、公差 ±5%（标准 ±10%）、介质厚度控制 ±10%、TDR 测试、适用 DC–40 GHz；能力页的阻抗控制同为 ±5%（标准 ±10%）。
请注意介质厚度控制是 ±10%，而阻抗要求可能是 ±5%。介质本身的公差比阻抗公差还宽，说明阻抗达标不是靠介质一项做准，而是靠线宽与铜厚在制造端联动补偿。这也是为什么阻抗板必须提供叠层结构与目标阻抗，而不是只给线宽：制造端需要空间去调整线宽以吃掉介质波动。基材与铜厚的可选组合见材料库。
结论：图纸上给了 ±5% 的阻抗要求，就不要同时把线宽和铜厚都锁成不可动的固定值，否则没有任何补偿余量。
基材选择对铜厚的连带影响
HDI 产品页列出的基材是 FR-4、BT、ABF 三类。基材不直接决定铜厚，但会通过两条路径影响铜厚决策：一是可用的覆铜箔规格与芯板厚度组合不同，二是激光钻孔与压合的工艺窗口不同，进而影响可实现的叠构级数与孔铜均匀性。
BT 与 ABF 常见于更高密度、更薄介质的积层结构，对应的往往是更薄的起始箔与更严的孔铜控制。具体材料与铜厚的可行组合须按项目评审确认，本站不给跨材料的通用换算表。表面处理对焊盘可焊性与细线保护的影响见表面处理，公差体系见制造公差。
图纸与资料该写什么
一份能一次通过评审的 HDI 设计输入，铜厚相关部分至少要包含：
- 叠层表：每层的起始铜箔厚度、介质材料与标称厚度、层序编号。
- 完成铜要求：外层与内层分别标注，并明确「完成铜」还是「起始箔」。
- 孔铜最小值：微孔与通孔分别给，注明适用的验收标准（IPC-6012 / IPC-A-600 的等级）。
- 叠构定义：写明 1+N+1 或 2+N+2 等级数，以及微孔是堆叠还是交错。
- 阻抗要求表：网络名、目标阻抗、公差（±5% 或 ±10%）、参考层。
- 验收等级：IPC-A-600 Class 2 或 Class 3。
- 必须留给工程评审的项：层数超过 20 层、Any Layer 需求、细线与厚铜共存、多级堆叠微孔的孔铜要求——这些都标注「需工程评审确认」，而不是自行假定。
铜厚与叠层是一起冻结的。定稿前的完整核对清单可参考多层板叠层设计指南与铜厚选项与设计规则；确认无误后可通过询价入口提交资料。
FAQ
Q1：图纸只写「1oz 外层铜」会怎么处理？
会被回问是起始箔还是完成铜。两者对应的实际板面铜厚不同，蚀刻补偿与最小线宽能力也不同。建议明确写「起始箔 0.5oz + 镀后完成铜 ≥1oz」这类表述。
Q2：孔铜可以只按「越厚越好」要求吗？
不建议。孔铜要求提高会推高板面完成铜，进而限制最小线宽能力，也增加多级堆叠微孔的均匀性风险。应按验收标准的等级要求给最小值，而不是给一个超出需求的数。
Q3：外层能做到 2/2 mil 线宽，同时用 12oz 铜吗？
2/2 mil 属于 R&D 档、12oz 属于 Advanced 及以上档的最大铜，但两个极值同时出现在同一层的可行性须经工程评审确认。常规做法是外层走细线、载流交给内层或专用电源层。
Q4：叠构级数越高越好吗？
不是。级数应由 BGA 扇出深度决定。级数升高会带来更严的孔铜均匀性与对准要求；1+N+1 至 5+N+5 在三个档位均可实现，但 Any Layer 只在 Advanced 与 R&D 档提供。
Q5：改了铜厚，阻抗要重算吗？
要。铜厚是阻抗四个决定因素之一。若阻抗要求是 ±5%，而介质厚度控制本身是 ±10%，制造端需要用线宽补偿吃掉波动，所以铜厚变化必须回到阻抗计算里重新确认。
Q6：HDI 最多能做几层？
HDI 产品页口径为 4–20 层；能力页的整体层数能力为 2–64 层（Standard 40、Advanced 与 R&D 64）。超过 HDI 产品页范围的层数需求属带条件情形，须以工程评审确认为准。