Gestapelte oder versetzte Microvia, Anylayer: Wo die Kosten anfallen

Kurz gefasst: Wo eine Microvia in z-Richtung sitzt, entscheidet nicht darüber, ob sich das Layout bequem routen lässt, sondern darüber, welcher Prozessschritt die Kosten trägt. Stapeln verlagert die Kosten an den Bohrungsgrund — die nächste Via landet auf der Füllfläche der darunterliegenden, und wie plan und tragfähig diese Fläche ist, entscheidet, ob weitergebaut werden kann. Versetzen verlagert die Kosten in die Fläche — wer eine Via zur Seite rückt, braucht Platz dafür, und Capture-Pads sowie Leitungskanäle müssen diesen Platz hergeben. Anylayer verlagert die Kosten in die Anzahl der Pressvorgänge — jedes weitere verbindbare Lagenpaar bedeutet einen weiteren Presszyklus und eine weitere Passungsrunde. Keine der drei Varianten ist „fortschrittlicher". Sie unterscheiden sich nur darin, wo die Kosten für die jeweilige Platine günstiger liegen.

1. Der Unterschied liegt in der Prozessreihenfolge, nicht in der Zeichnung

Im Layout-Werkzeug sehen diese drei Strukturen nach nichts weiter als unterschiedlichen Via-Positionen aus. In der Fertigung sind es drei verschiedene Prozesswege.

HDI-Microvia werden lagenweise aufgebaut: ausgehend von einem Kern wird eine Dielektrikums- und Kupferlage nach außen verpresst, die Vias werden gelasert, galvanisiert, strukturiert; dann folgt die nächste Lage, erneut Lasern, erneut Galvanik. Entscheidend ist: Die Via in Lage n+1 wird erst gebohrt, nachdem Lage n fertiggestellt ist. Der Oberflächenzustand, den Lage n hinterlässt, ist damit der Startpunkt für Laser und Galvanik von Lage n+1.

• Gestapelt (stacked): Die Via der Lage n+1 sitzt direkt über der Via der Lage n. Der Laser trifft damit auf den „Deckel" der vorherigen Via, und die Galvanik muss auf diesem Deckel Kupfer aufbauen.
• Versetzt (staggered): Die Via der Lage n+1 wandert zur Seite und landet auf einer intakten Kupferfläche. Laser und Galvanik treffen auf einen konventionellen Startpunkt.
• Anylayer: Keine Vorgabe, welche Lagenpaare verbunden werden dürfen; jedes benachbarte Paar kann eine Microvia tragen, und die Struktur entsteht in der Regel sequenziell.

In einem Satz: Gestapelt spart Fläche und kostet Bohrungsgrund; versetzt spart Bohrungsgrund und kostet Fläche; Anylayer will beides und kostet Presszyklen.

Damit klärt sich auch ein verbreitetes Missverständnis. Anylayer wird gelegentlich als „Stapeln bis zum Äußersten" verstanden. Tatsächlich beschreibt Anylayer die Verbindungsfreiheit, während gestapelt und versetzt zwei Umsetzungen dieser Freiheit sind. Eine Anylayer-Struktur enthält typischerweise beides, und beides muss auf derselben Platine funktionieren. Zu den Kosten der Lagenanzahl selbst haben wir die drei realen Kosten der sequenziellen Verpressung separat behandelt; das wird hier nicht wiederholt.

2. Gestapelt: Der Bohrungsgrund ist der Deckel einer anderen Via

Die gesamte Schwierigkeit des Stapelns steckt in einem Satz: Die nächste Via muss auf der Füllfläche der darunterliegenden landen.

Nach der Galvanik ist die untere Via eine Vertiefung. Damit die nächste Via darauf zuverlässig aufgebaut werden kann, muss diese Vertiefung erst in eine Fläche überführt werden, die ausreichend plan, ausreichend dicht und ausreichend tragfähig ist. Stapeln rückt damit zwei Dinge auf den kritischen Pfad:

1. Ob die Füllung dicht ist. Nicht vollständig gefüllte Bereiche in der Via werden bei den folgenden Pressvorgängen und thermischen Belastungen zum Hohlraum. Dieser Hohlraum liegt genau unter der nächsten Via — also dort, wo mechanische und thermische Belastung am stärksten konzentriert sind.
2. Ob die Oberfläche plan ist. Auf das Füllen folgt üblicherweise eine Planarisierung. Bleibt eine deutliche Vertiefung zurück, trifft der Laser in eine Mulde, was Energieverteilung und Bohrungsform beeinflusst; die Galvanik baut Kupfer dann von einem unregelmäßigen Startpunkt auf.

Beides wird nicht optisch beurteilt, sondern im Querschliff. Füll- und Dimple-Kriterien für harzgefüllte Vias sind separat beschrieben, und gestapelte Strukturen hängen von diesen Kriterien stärker ab als gewöhnliche verschlossene Vias — denn auf eine gewöhnliche verschlossene Via folgt der Lötstopplack, auf eine gestapelte Via folgt eine weitere Via.

Fertigungsseitig lautet die eigentliche Einschränkung beim Stapeln daher selten „kann gestapelt werden". Sie lautet: wie viele Stufen weit die kumulierte Abweichung am Bohrungsgrund den nächsten Laser- und Galvanikschritt noch tragen kann. Planaritätsabweichungen jeder Stufe pflanzen sich nach oben fort und heben sich nicht selbst auf.

3. Versetzt: Die Kosten wandern vom Bohrungsgrund in die Fläche

Versetzen umgeht dieses Problem vollständig: Die nächste Via landet nicht auf der darunterliegenden, sondern auf einer intakten Kupferfläche daneben. Der Laser trifft auf einen konventionellen Startpunkt, die Galvanik auf konventionelle Geometrie, und der Bohrungsgrund verlässt den kritischen Pfad.

Die Kosten erscheinen im selben Moment, nur an anderer Stelle — Verschieben braucht Platz zum Verschieben.

• Jede Versatzstufe verbraucht Fläche. Eine Microvia braucht ein Capture-Pad, das Capture-Pad braucht Abstand, und dieser Abstand konkurriert mit umliegenden Leitungen, benachbarten Vias und Bauteil-Pads um denselben Platz.
• Versetzen teilt eine z-Verbindung faktisch in „Via + kurze Leitung + Via". Diese Leitung braucht einen Kanal.
• Je mehr Versatzstufen, desto mehr Fläche — und zwar genau in den Lagen, in denen Fläche am knappsten ist, üblicherweise im BGA-Fanout.

Ein Punkt verdient Betonung: Die Capture-Pad-Größe ist nicht nur eine elektrische Anforderung, sondern auch Passungsreserve. Positionsabweichungen der Laservia gegenüber den Innenlagenstrukturen müssen vom Capture-Pad aufgenommen werden, und diese Reserve lässt sich nicht beliebig zugunsten von Fläche reduzieren. Anders gesagt: Das durch Versetzen eingesparte Bohrungsgrund-Risiko darf nicht vollständig in kleinere Capture-Pads umgewandelt werden — sonst ist das Risiko nur von einem Prozessschritt in einen anderen verschoben.

Die Entscheidungsregel lässt sich verdichten: Hat die Platine im Fanout noch Flächenreserve, ist Versetzen meist die günstigere Wahl; ist die Fläche bereits belegt, bedeutet weiteres Verdichten, Passungsreserve gegen Fläche zu tauschen — und genau dort rechtfertigt Stapeln seine Kosten.

4. Anylayer: Jede Lage ist ein Presszyklus, und die Kumulation wächst mit

Der Reiz von Anylayer ist unmittelbar: Beliebige benachbarte Lagen lassen sich verbinden, das Routing ist durch Lagenpaarung kaum eingeschränkt. Die fertigungsseitige Tatsache ist ebenso unmittelbar: Diese Freiheit wird mit mehrfacher Verpressung bezahlt.

Jede Runde „Pressen — Lasern — Galvanisieren — Strukturieren" addiert drei Dinge:

Die erste Zeile wird am häufigsten unterschätzt. Versatz hat nicht eine einzige Ursache, sondern entsteht aus Materialbewegung, Skalierungskompensation und Bildpositionierung zusammen; mehr Runden bedeuten mehr Kombinationen dieser Ursachen. Sie addieren sich nicht zu einer einfachen Summe, heben sich aber ganz sicher nicht auf.

Die zweite Zeile betrifft eine andere Risikoklasse. Wiederholte Presswärme belastet sowohl das Dielektrikum als auch die bereits ausgebildeten Via-Strukturen, und die Vermeidung von Delamination und Hohlräumen ist für sich genommen ein Kernthema der Verpressung. In einer Anylayer-Struktur durchlaufen die innersten Lagen die meisten Runden — was zuerst gebaut wird, erträgt am häufigsten.

Eine weitere praktische Einschränkung wird oft übersprungen: Die verfügbaren Dielektrika und Prepregs bilden eine diskrete Liste, kein Kontinuum. Die Lagenaufbauplanung ist in Wahrheit die Aufgabe, eine Dicke aus einer begrenzten Materialliste zusammenzusetzen. Eine Anylayer-Struktur stellt Anforderungen an jede Dielektrikumslage, und diese Anforderungen müssen aus vorhandenen Aufbauten realisierbar sein. Das zeigt sich häufig erst in der Fertigungsprüfung.

5. Welche Grenzen vom Laser, welche von Füllung und Planarisierung, welche von der Verpressung kommen

Die Zuordnung der Einschränkungen zu Prozessschritten zeigt, wen man in der Prüfung fragen muss:

• Vom Laserbohren: Bohrungsform und Wandzustand, Reinheit des Bohrungsgrunds, Positionsabweichung zu den Innenlagenstrukturen. Diese Klasse wiegt bei gestapelten Strukturen am schwersten, weil der Laser dort auf der Füllfläche der vorherigen Via ansetzt.
• Von Füllung und Planarisierung: Fülldichte, Planarität, Restvertiefung. Diese Klasse liegt fast ausschließlich bei gestapelten Strukturen auf dem kritischen Pfad; versetzte Vias können ebenfalls Füllung erfordern, aber die Füllqualität entscheidet dort nicht, ob die nächste Via entstehen kann.
• Von der Galvanik: Kupferkontinuität und -verteilung entlang der Wand, Unterschied zwischen Bohrungsmund und -grund. Diese Klasse existiert bei allen drei Varianten, aber ob das Aspektverhältnis der Microvia vom Laser oder von der Galvanik bestimmt wird, ist eine eigene Frage; Schlussfolgerungen von Durchkontaktierungen lassen sich nicht übertragen. Zur Kupferdicke selbst ist vorab eine Eingangsgröße zu klären: Basiskupfer, Endkupfer und Wandkupfer sind nicht eine Zahl.
• Von der Verpressung: Lagenversatz, Harzfluss und Füllung, kumulierte thermische Historie. Diese Klasse wiegt bei Anylayer am schwersten, weil es dort die meisten Runden gibt.

Der Nutzen dieser Tabelle ist praktisch: Wenn die Fertigung sagt „diese Struktur birgt ein Risiko", lässt sich nachfragen, in welche Klasse das Risiko fällt. Die vier Klassen werden sehr unterschiedlich behandelt — Laser- und Galvanikklassen lassen sich oft im Prozessfenster adressieren, Füll- und Planaritätsklassen hängen davon ab, ob die Struktur Reserve gelassen hat, und Kumulationsklassen der Verpressung erfordern meist eine strukturelle Änderung.

6. Was der Querschliff zeigt und was die elektrische Prüfung nicht zeigt

Dieser Abschnitt steht bewusst für sich, denn hier gehen gestapelte Strukturen am häufigsten schief.

Die elektrische Durchgangsprüfung beantwortet „ist es jetzt verbunden". Eine gestapelte Via mit fehlerhaftem Grund, aber teilweiser Verbindung besteht diese Prüfung. Der Fehler besteht darin, dass der Querschnitt der Verbindung kleiner ist als die Entwurfsabsicht — und ein kleiner Querschnitt versagt unter Temperaturwechsel und mechanischer Belastung zuerst.

Der Querschliff beantwortet „was ist die Struktur tatsächlich geworden". Die Verbindungsgeometrie am Bohrungsgrund, ob die Füllung dicht ist, ob die gestapelten Vias wirklich übereinanderliegen, ob das Kupfer durchgehend ist — das ist nur im Schliff sichtbar. Deshalb kommt die Fertigungsfreigabe einer gestapelten Struktur praktisch nicht ohne Querschliff aus. Zum Versagensort haben wir separat beschrieben, dass Ausfälle am Via-Grund entstehen und nicht in der Durchgangsprüfung auffallen.

Die Lücke zwischen beiden ist genau der Ort des Risikos: Der typische Ausfallmodus einer gestapelten Struktur liegt genau in dem Bereich, den die elektrische Prüfung nicht sieht und nur der Querschliff zeigt. Besteht der Prüfplan eines Projekts allein aus elektrischer Prüfung, ist das durch Stapeln eingebrachte Risiko bei Lieferung unsichtbar und zeigt sich erst später, im Temperaturwechsel oder im längeren Betrieb.

Die praktische Folge ist konkret: Je stärker eine Struktur auf Stapeln beruht, desto mehr Schliffnachweise braucht die Fertigungsfreigabe — und der Schliff ist destruktiv, er benötigt Opfermuster. Das gehört in die Angebots- und Terminklärung, nicht in ein Gespräch vor dem Versand. Zur Prüf- und Freigabelogik insgesamt siehe die Qualitätsseite.

7. Gestapelt und versetzt auf einer Platine mischen

Reale HDI-Platinen sind selten rein gestapelt oder rein versetzt. Üblich ist: stapeln, wo die Fläche am engsten ist, versetzen, wo Reserve bleibt.

Diese Mischung ist sinnvoll, aber zwei Dinge müssen vorher geklärt sein:

1. Die Fertigung plant nach der anspruchsvollsten Stelle der Platine. Sobald eine Stelle Stapeln erfordert, treten Füllung und Planarisierung auf den kritischen Pfad, und der gesamte Nutzen folgt diesem Weg. „Nur ein kleiner Bereich nutzt Stapeln" bedeutet daher nicht „nur die Kosten eines kleinen Bereichs".
2. Die Mischung macht den Lagenaufbau komplexer, und der Lagenaufbau ist die Freigabegrundlage. Welche Lagenpaare stapeln dürfen, bis zu welcher Stufe, welche Bereiche versetzen müssen — steht das nur in den Layoutdaten und nicht im Lagenaufbau, muss die Fertigung es rückschließen, und Rückschluss erzeugt Mehrdeutigkeit.

Voraussetzung für die Mischung ist daher: Der Lagenaufbau muss für sich allein lesbar sein, ohne dass die Layoutdaten zum Raten geöffnet werden müssen.

8. Was Lagenaufbau und Zeichnung angeben müssen

Dieser Abschnitt ist der unmittelbar umsetzbare. Damit die Fertigung eine HDI-Struktur freigeben kann, muss Folgendes ausdrücklich angegeben sein; jede fehlende Angabe wird zu einer Klärungsrunde:

• Rolle und Reihenfolge jeder Lage: welche Lage der Kern ist, welche sequenziell aufgebaut werden. Das ist die Voraussetzung, die Struktur überhaupt zu lesen.
• Welche Lagenpaare Microvia tragen: Paar für Paar aufgelistet. „Dreistufiges HDI" ist eine Zusammenfassung und genügt nicht, um die Struktur zu rekonstruieren.
• Angabe zu gestapelt/versetzt: welche Microvia stapeln dürfen und bis zu welcher Stufe; welche versetzen müssen. Gibt es keine Einschränkung, ist „keine Einschränkung" anzugeben, nicht freizulassen.
• Ausdehnung der Durchkontaktierungen: ob eine Bohrung die gesamte Platine durchsetzt und wie sie mit der Microvia-Struktur zusammenbesteht.
• Zuordnung der Füllanforderungen: welche Vias gefüllt werden müssen und ob die Füllung strukturell oder oberflächenbezogen ist. Die Füllung unter einer gestapelten Via ist Ersteres und darf nicht mit dem Verschließen durch Lötstopplack zusammen genannt werden.
• Vereinbarung zu Capture-Pad und Passungsreserve: Pad-Größe und ob sie die Passungsreserve bereits enthält. Fehlt diese Angabe, nimmt jede Seite ihre eigene Variante an.
• Zieldicken des Dielektrikums und zulässiger Bereich: sowie ob diese Dicken gegen verfügbare Aufbauten geprüft wurden.
• Welche Anforderungen hart und welche verhandelbar sind: oft weggelassen, aber ausschlaggebend dafür, ob die Fertigung mehrfach nachfragt oder einfach fortfährt. Mit Priorität schließt die Prüfung in einer Runde ab.

Auch die Enddicke der Platine ist klar anzugeben — sie ist ein Ergebnis des Lagenaufbaus und keine freie Größe, und sie trägt eine Toleranz. Für den Gesamtrahmen der Möglichkeiten beginnt man bei der Fertigungskapazitätsseite; für die Strukturauswahl bei der HDI-Produktseite und der Multilayer-Seite.

9. Wann die Struktur zu ändern ist statt den Prozess zu strecken

Zum Schluss eine Entscheidungsregel. Wird eine HDI-Struktur in der Prüfung als risikoreich bewertet, gibt es zwei Wege: die Fertigung trägt es im Prozessfenster, oder die Struktur wird geändert. In diesen Fällen ist die Struktur zu ändern:

• Wenn die Kosten aus kumulierten Presszyklen stammen. Versatz- und Wärmekumulation sind keine Prozessfensterfragen, sie sind Funktionen der Rundenzahl. Die Zahl der zu verbindenden Lagenpaare zu senken ist realistischer, als von der Fertigung in jeder Runde höhere Genauigkeit zu fordern.
• Wenn die Stapelstufe durch Layoutbequemlichkeit statt funktionale Notwendigkeit entstanden ist. Erste Frage: Ist diese Stufe erforderlich, oder ist Umrouten lediglich aufwendiger? Im zweiten Fall kostet Umrouten meist weniger, als Bohrungsgrund-Risiko in die Serie zu tragen.
• Wenn die Fläche belegt ist, weil Capture-Pads unter die Passungsreserve gedrückt wurden. Weiteres Versetzen verschiebt dann Risiko in die Passung, statt etwas zu lösen.
• Wenn der Prüfplan die Komplexität der Struktur nicht trägt. Hat das Projekt kein Budget und keinen Termin für Schliffnachweise, sollte die Zuverlässigkeit nicht auf eine Struktur gesetzt werden, die nur der Schliff verifizieren kann.

Liegen die Kosten umgekehrt überwiegend in den Prozessfenstern von Laser und Galvanik, während die Struktur selbst klare Lagenpaarung und benannte Reserve hat, lohnt es sich meist, die Fertigung prozessseitig arbeiten zu lassen, statt die Struktur neu zu legen.

Das Ganze verdichtet sich auf eine Frage: Sind die Kosten dieser Platine gewählt, oder sind sie einfach irgendwo per Voreinstellung angefallen? Alle drei Anordnungen sind fertigbar. Der Unterschied besteht nur darin, ob die Kosten dort liegen, wo man sie kannte und vorbereitet hat, oder dort, wo man sie im Querschliff findet.

FAQ

F1: Ist Stapeln „fortschrittlicher" als Versetzen?

Keines von beiden ist fortschrittlicher. Stapeln spart Fläche, bringt dafür Füllung und Planarisierung auf den kritischen Pfad; Versetzen beseitigt das Bohrungsgrund-Risiko, kostet dafür Fläche und Capture-Pad-Budget. Die Wahl hängt davon ab, ob der Platine Fläche oder Reserve fehlt.

F2: Ist Anylayer einfach Stapeln auf jeder Lage?

Nein. Anylayer beschreibt Verbindungsfreiheit — jedes benachbarte Lagenpaar kann eine Microvia tragen —, während gestapelt und versetzt zwei Umsetzungen dieser Freiheit sind. Eine Anylayer-Struktur enthält typischerweise beides, und beides muss funktionieren.

F3: Warum achtet die Fertigung bei gestapelten Vias so genau auf die Füllqualität?

Weil die nächste Via auf der Füllfläche der darunterliegenden entsteht. Unvollständige Füllung hinterlässt einen Hohlraum direkt unter der nächsten Via, und eine unebene Oberfläche lässt den Laser in eine Vertiefung treffen und die Galvanik von einer unregelmäßigen Basis aufbauen. Auf eine gewöhnliche verschlossene Via folgt Lötstopplack, auf eine gestapelte Via eine weitere Via.

F4: Schadet die zusätzliche Leitung einer versetzten Verbindung der Performance?

Versetzen teilt eine z-Verbindung in „Via + kurze Leitung + Via", es entsteht also ein zusätzlicher Pfadabschnitt. Ob das relevant ist, hängt von den elektrischen Anforderungen ab und ist eine Entwurfsentscheidung. Fertigungsseitig zählt, ob diese Leitung einen Kanal hat und ob die Capture-Pad-Abstände noch passen.

F5: Wenn nur ein kleiner Bereich gestapelte Vias nutzt, steigen dann auch die Kosten nur gering?

Nein. Die Fertigung plant nach der anspruchsvollsten Stelle. Sobald eine Stelle Stapeln erfordert, treten Füllung und Planarisierung für den gesamten Nutzen auf den kritischen Pfad. Lokales Stapeln erzeugt eine Prozessänderung für die ganze Platine.

F6: Wenn die elektrische Durchgangsprüfung besteht, ist die gestapelte Struktur dann in Ordnung?

Dieser Schluss ist nicht zulässig. Der Durchgang beantwortet „ist es jetzt verbunden", während das typische Risiko gestapelter Vias ein Verbindungsquerschnitt unterhalb der Entwurfsabsicht ist — der besteht den Durchgang, versagt aber unter Temperaturwechsel und mechanischer Belastung zuerst. Zur Strukturbestätigung braucht es Schliffnachweise.

F7: Genügt „dreistufiges HDI" im Lagenaufbau?

Nein. Die Stufenzahl ist eine Zusammenfassung und erlaubt der Fertigung nicht, die Struktur zu rekonstruieren. Anzugeben ist Lagenpaar für Lagenpaar, welche Microvia tragen, welche stapeln dürfen und bis zu welcher Stufe, welche versetzen müssen, dazu die Ausdehnung der Durchkontaktierungen und die Zuordnung der Füllanforderungen.

F8: Kann die Dielektrikumsdicke frei vorgegeben werden?

Nein. Verfügbare Kerne und Prepregs bilden eine diskrete Liste, die Lagenaufbauplanung ist also das Zusammensetzen einer Dicke aus einer begrenzten Menge. Vor der Vorgabe einer Dielektrikumsdicke ist zu bestätigen, dass sie aus vorhandenen Aufbauten realisierbar ist, sonst kommt sie in der Fertigungsprüfung zurück.