Ein IC-Substrat liegt zwischen Chip und Systemleiterplatte. Auf der einen Seite nimmt es die Bonddrähte oder Bumps des Chips auf, auf der anderen verbindet es sich über BGA-Kugeln mit der Hauptplatine. Leiterbreite, Via-Größe und Verzugsgrenzen sind eine Größenordnung enger als bei Standard- oder HDI-Leiterplatten. Gewohnheiten aus dem Leiterplattenlayout lassen sich daher nicht übertragen.
Für ein neues Gehäuse fallen am Substrat zuerst zwei Entscheidungen:
- Verbindungstechnik: Drahtbonden (WB) oder Flip-Chip (FC).
- Materialsystem: glasfaserverstärkter BT-Harzkern oder glasfaserfreier ABF-Aufbaufilm.
Die Verbindungstechnik bestimmt Padstruktur und Oberfläche auf der Chipseite. Das Materialsystem bestimmt die erreichbare Leiterbreite und das Verzugsverhalten. Lagenaufbau, Via-Struktur und Qualifizierung folgen aus diesen beiden Entscheidungen. Die Prozessgrenze zwischen HDI und substratähnlicher Leiterplatte behandelt SLP und HDI: mSAP und Subtraktivverfahren; sie wird hier nicht wiederholt.
1. Zuerst die Verbindungstechnik: WB oder FC
| Merkmal | Drahtbonden (WB) | Flip-Chip (FC) |
|---|---|---|
| Chipanbindung | Gold- oder Kupferdraht vom Chip-Pad zum Bondfinger | Chip-Bumps direkt auf ein Pad-Array des Substrats gelötet |
| I/O-Lage | Nur am Chiprand | Gesamte Chipfläche |
| Kritische Substratfläche | Bondbarkeit der Fingerbeschichtung | Pad-Koplanarität und Reflow-Verzug |
| Typische Anwendung | Speicher, Sensoren, Gehäuse mit geringer bis mittlerer I/O-Zahl | CPU, GPU, ASIC, Gehäuse mit hoher I/O-Zahl |
Ist die I/O-Zahl hoch und reicht der Chiprand nicht für die Drähte, bleibt nur FC. Bei geringer bis mittlerer I/O-Zahl und Kostendruck ist WB die ausgereiftere Struktur.
2. Dann das Material: BT oder ABF
| Merkmal | BT-Harz | ABF-Aufbaufilm |
|---|---|---|
| Aufbau | Glasfaserverstärkter BT-Kern und Prepreg | Glasfaserfreier Film, Lage für Lage laminiert |
| Leiterbildung | Subtraktiv oder mSAP | SAP (semi-additiv) |
| Feinste Leiter/Abstand (veröffentlichter Serienbereich) | mSAP-Klasse: 25/25 µm Standard, 20/20 µm erweitert | SAP: 15/15 µm Standard, 10/10 µm erweitert |
| Tg (repräsentative Herstellerdaten) | ca. 190–270 °C je nach Typ | ca. 155–175 °C |
| Eigenschaft | Steif und maßstabil, Verzug leichter zu halten | Feinste Leiter, Film und Kapazität knapp |
Die Werte sind die repräsentativen Bereiche der IC-Substrat-Fähigkeitsseite. Typ und Lagenaufbau werden im Engineering-Review bestätigt.
ABF enthält kein Glasgewebe, Laserbohren und Feinleiter sind daher einfacher. Die Steifigkeit kommt aus Kern und symmetrischem Aufbau, die Verzugskontrolle hängt stärker vom Lagenaufbau ab. BT wird vom Glasgewebe gestützt und passt zu Gehäusen, die Maßstabilität wichtiger nehmen als die feinsten Leiter.
3. Verzug und CTE: warum Gehäusehersteller Substrate eigens qualifizieren
Silizium dehnt sich deutlich weniger aus als ein organisches Substrat. Beim Reflow bewegen sich beide unterschiedlich, das Substrat verzieht sich. FC-Bumps können offen bleiben oder brücken, und die BGA-Kugeln verlieren den Kontakt zur Hauptplatine.
- FC-Substrate: Reflow-Verzug ist ein kritisches Merkmal, die Koplanarität der Bump-Pads wird eng geregelt.
- WB-Substrate: Verzug beeinflusst Bonden und Moulden, die Anforderungen an die Koplanarität liegen aber unter denen von FC.
Das veröffentlichte Verzugsfenster bei Raumtemperatur liegt bei ≤0,7 % der Diagonale (Standard) und ≤0,5 % (erweitert). Verzugsdaten entlang des Reflow-Profils werden im Engineering-Review gesondert vereinbart.
4. Auswahlhilfe
| Bedingung | Übliche Richtung |
|---|---|
| Hohe I/O-Zahl, feiner Bump-Pitch, Prozessor-Chip | FC + ABF |
| Mittlere I/O-Zahl, Speicher oder HF-Modul, Maßstabilität gefordert | FC oder WB + BT |
| Geringe bis mittlere I/O-Zahl, kostensensibel, ausgereifte Struktur | WB + BT |
| Leiterbreite unter 15 µm nötig | ABF (SAP) |
Das sind übliche Tendenzen, keine Regeln. Lagenzahl, Aufbaustufen und Chipgröße können das Ergebnis ändern.
5. Angaben, die vor Anfrage und Review feststehen müssen
- Substrattyp: FC-BGA, FC-CSP, WB-BGA, SLP usw.
- Gesamtlagenzahl und Aufbau: Kernlagen, Aufbaustufen je Seite, kernlos oder nicht. SKPCB-IC-Substrate: Standard 4–14 Lagen, 16–64 Lagen auf Anfrage nach Review.
- Feinste Leiter/Abstand-Klasse: entscheidet zwischen mSAP und SAP.
- Substratkontur: beeinflusst Nutzenausnutzung und Verzug.
- Bump- oder Bondfinger-Pitch: veröffentlichter Bump-Pitch 80 µm Standard, 40 µm erweitert.
- Oberfläche: ENIG und OSP Standard; ENEPIG, galvanisch Ni/Au und Lotbump-/SOP-Pads erweitert. WB-Finger brauchen in der Regel eine bondbare Goldschicht.
- Verzugsspezifikation: Messverfahren und Grenzwerte bei Raumtemperatur und unter Reflow.
Die ersten vier Punkte bestimmen das Angebot. Der Rest wird im DFM-Review ergänzt.
So liefert SKPCB
SKPCB verantwortet Lagenaufbau und Impedanzdesign, DFM-Review, Qualifizierungsmanagement und Lieferung der IC-Substrate. Gefertigt wird auf dedizierten Substratlinien und bei spezialisierten Substratherstellern, nicht auf einer allgemeinen Leiterplattenlinie. Details stehen auf der Seite IC-Substrat. Ist die Hauptplatine eine HDI-Leiterplatte, siehe HDI-Leiterplatte. Für ein Angebot senden Sie die obigen Angaben über Angebot anfordern.
Interne Links
- IC-Substrat
- SLP und HDI: mSAP und Subtraktivverfahren
- Lasergebohrte Microvias: Galvanik und Aspektverhältnis
- ENIG: Nickel-/Golddicke und Black Pad
- HDI-Leiterplatte
- Angebot anfordern
FAQ
F: Ist BT oder ABF besser?
A: Pauschal keines von beiden. ABF erlaubt feinere Leiter für Flip-Chip mit hoher I/O-Zahl. BT ist steifer und maßstabiler und passt zu Speicher, HF-Modulen und Drahtbond-Gehäusen.
F: Kann ein Drahtbond-Substrat ABF verwenden?
A: Ja, aber selten. Die Leiterbreiten für WB erreicht man meist mit BT; die Feinleiterfähigkeit von ABF bleibt dann bei höheren Kosten ungenutzt.
F: Warum sind Verzugsgrenzen bei Substraten enger als bei Leiterplatten?
A: Der CTE-Unterschied zwischen Silizium und organischem Substrat ist groß, und Verzug im Reflow führt direkt zu offenen oder gebrückten Bumps. FC-Substrate sind am empfindlichsten.
F: Welche Angaben braucht ein Angebot mindestens?
A: Substrattyp, Gesamtlagenzahl mit Aufbau, feinste Leiter/Abstand-Klasse und Substratkontur. Weitere Parameter werden im DFM-Review bestätigt.
F: Fertigt SKPCB IC-Substrate selbst?
A: SKPCB verantwortet Engineering, Review, Qualifizierungsmanagement und Lieferung. Die Fertigung erfolgt auf dedizierten Substratlinien und bei spezialisierten Substratherstellern.