#### 1. Warum der Nachweis über den Coupon läuft und nicht über die Nutzenplatine
Der Wellenwiderstand lässt sich an der fertigen Platine nicht sinnvoll messen. Leiterzüge in der Serienschaltung sind kurz, sie enden an Bauteilpads und Durchkontaktierungen. Setzt man dort eine TDR-Sonde auf, überlagern Padkapazität, Via-Stubs und Richtungswechsel das Reflexionsbild. Der abgelesene Wert beschreibt nicht den Leiterzug, sondern die Summe aller Diskontinuitäten. Für eine belastbare Messung braucht es einen ausreichend langen, strukturell einheitlichen und beidseitig offenen Leiterzug. Genau das leistet der Testcoupon.
Der Coupon ist ein kleiner Zusatzbereich, der auf demselben Fertigungsnutzen wie die Serienplatinen liegt. Er teilt Basismaterial-Charge, Pressvorgang, Ätzprozess und Galvanik mit dem Produkt. Diese gemeinsame Prozesshistorie ist der gesamte Wert des Coupons. Ein Coupon aus einem anderen Nutzen oder mit abweichendem Lagenaufbau ist nicht repräsentativ und taugt nicht als Nachweis.
Damit sind zwei häufige Fragen aus dem Einkauf beantwortet. Lässt sich der Coupon einsparen, um Nutzenfläche zu gewinnen? Technisch ja, aber die Charge geht dann ohne Impedanznachweis ins Haus. Tritt später ein Signalproblem auf, ist nicht mehr trennbar, ob Fertigung oder Layout die Ursache ist. Und warum braucht jeder Nutzen einen eigenen Coupon? Weil die gepresste Dielektrikumsdicke und die geätzte Leiterbreite von Nutzen zu Nutzen streuen, teils auch innerhalb eines Nutzens. Ein Messwert kann nicht für einen anderen Nutzen bürgen.
#### 2. Was auf dem Coupon abgebildet wird
Ein brauchbarer Coupon ist keine beliebige Leiterbahnlänge. Für jede impedanzkontrollierte Struktur der Zeichnung gehört eine eigene Probengruppe darauf. Vier Strukturen deckt man in der Praxis ab:
Single-Ended-Microstrip. Leiterzug auf der Außenlage, Bezugsfläche auf der benachbarten Innenlage, darüber Luft oder Lötstopplack. Diese Struktur reagiert auf den Lötstopplack, deshalb müssen die Microstrip-Proben denselben Oberflächenzustand wie das Serienprodukt aufweisen.
Single-Ended-Stripline. Leiterzug in der Innenlage mit Bezugsflächen ober- und unterhalb. Empfindlich gegenüber der Symmetrie des Dielektrikums und damit die Struktur, an der sich Pressversatz zuerst zeigt.
Differential-Microstrip und Differential-Stripline. Gekoppelte Leiterpaare, kontrolliert wird der Differenzwellenwiderstand. Neben der Leiterbreite ist hier der Abstand gleich wichtig: Wandert der Abstand beim Ätzen, wandert die Differenzimpedanz mit.
So viele unterschiedliche Impedanzanforderungen die Zeichnung enthält, so viele Probengruppen gehören auf den Coupon. In der Umsetzung legt die Fertigungsvorbereitung jede Struktur als geraden Abschnitt aus, lang genug für ein stabiles Messfenster des Geräts, mit sondentauglichen Pads an den Enden. Wie viele Gruppen je Struktur und an welchen Nutzenpositionen sie sitzen, wird in der Engineering-Prüfung festgelegt und unterscheidet sich je Hersteller und Zeichnung.
#### 3. Den TDR-Prüfbericht Feld für Feld lesen
Beim Eingang des Berichts nicht zuerst auf die Spalte Gut/Schlecht schauen. Ein prüffähiger Bericht beantwortet fünf Fragen.
Welcher Leiterzug wurde gemessen? Jede Zeile muss einer eindeutigen Impedanzanforderung der Zeichnung zuzuordnen sein, über Anforderungsnummer oder Netzname. Steht im Bericht nur "L1 single-ended 50 Ω", die Zeichnung führt auf dieser Lage aber drei verschiedene 50-Ω-Breiten, ist die Zeile nicht zuordenbar. Dann ist eine eindeutigere Kennzeichnung nachzufordern.
Welcher Sollwert und welche Toleranz gelten? Der Sollwert kommt aus der Zeichnung. Bleibt das Toleranzfeld leer, greift die Standardfähigkeit des Herstellers. Bei Sanqiang Circuit liegt die Standardtoleranz der Impedanzkontrolle bei ±10 %; ±5 % ist als engere Stufe nach Engineering-Prüfung möglich (claim_id PCB-IMPEDANCE). Wichtig: Die Toleranz ist ein Prozentsatz des Sollwerts. 50 Ω mit ±10 % ergibt ein Annahmefenster von 45 bis 55 Ω, 100 Ω differentiell mit ±10 % ergibt 90 bis 110 Ω. Die absoluten Fenster unterscheiden sich also innerhalb derselben Zeichnung.
Wie verteilen sich die Messwerte? Ein guter Bericht führt jeden Messpunkt einzeln auf, nicht nur den Mittelwert. Die Verteilung sagt mehr als der Mittelwert: Fünf Punkte zwischen 52 und 53 Ω bedeuten einen stabilen Prozess mit systematischem Offset, der beim nächsten Lauf korrigierbar ist. Fünf Punkte zwischen 46 und 54 Ω bedeuten trotz eines Mittelwerts von genau 50 Ω ein Streuungsproblem, das in der nächsten Charge voraussichtlich Punkte außerhalb der Grenze erzeugt.
Unter welchen Bedingungen wurde gemessen? TDR-Ergebnisse hängen von der Anstiegszeit der Sonde und der Lage des Auswertefensters ab. Gerätetyp, Umgebungsbedingungen und Auswerteverfahren gehören in den Bericht. Weicht eine eigene Nachmessung ab, ist das die einzige Grundlage, um die Methodik abzugleichen.
Wo wurden die Proben entnommen? Messwerte variieren über die Nutzenposition. Ohne Positionsangabe ist eine globale Verschiebung nicht von einer lokalen zu unterscheiden.
#### 4. Die vier Prozessgrößen hinter jeder Impedanzverschiebung
Zeigt der Bericht einen Offset, führt die Ursachensuche zu diesen vier Größen. Ihre Wirkrichtung zu kennen beschleunigt jedes Gespräch mit dem Lieferanten.
Dielektrikumsdicke. Je größer der Abstand zwischen Leiterzug und Bezugsfläche, desto höher die Impedanz. Der Abstand ergibt sich aus Prepreg-Typ, Lagenzahl und der real erreichten Pressdicke. Schwankungen im Pressprozess schlagen unmittelbar durch, meist als chargenweit einheitliche Verschiebung.
Leiterbreite. Breiter heißt niedrigere Impedanz. Hier trifft Design auf Fertigung: Die Zeichnung zeigt die Sollbreite, nach dem Ätzen liegt die Istbreite vor, dazwischen steht die Ätzkompensation. Die Standardtoleranz der Leiterbreite beträgt ±20 % (claim_id PCB-TRACE-TOL). Diese Bandbreite ist für die Impedanz nicht vernachlässigbar und erklärt, warum Feinstleiter die Impedanzkontrolle erschweren.
Kupferdicke. Mit zunehmender Kupferdicke wird das Trapezprofil des geätzten Leiterzugs ausgeprägter, was die wirksame Impedanz verändert. Werden hohe Kupferdicke und Impedanzkontrolle gleichzeitig gefordert, ist das ein ausdrücklicher Punkt für die Engineering-Prüfung.
Dielektrizitätskonstante (Dk). Höheres Dk bedeutet niedrigere Impedanz. Das Dk eines Materials ist frequenzabhängig, weshalb in Hochfrequenzdesigns der Wert des relevanten Frequenzbereichs zu verwenden ist und nicht die erste Zeile des Datenblatts. Zum Einfluss der Materialwahl siehe Materialauswahl für Hochfrequenz-Leiterplatten.
#### 5. Abweichung erkannt: der Ablauf der Abarbeitung
Liegt ein Messwert außerhalb des Annahmefensters, läuft die Bearbeitung in drei Schritten.
Schritt 1: Prüfen, ob überhaupt eine Abweichung vorliegt. Zuerst Sollwert und Toleranz gegen die Zeichnung abgleichen. Ein erheblicher Teil gemeldeter Abweichungen entsteht daraus, dass nach einer Zeichnungsänderung noch der alte Sollwert verwendet wurde oder ein leeres Toleranzfeld mit einem anderen Standardwert belegt wurde. Danach die Struktur prüfen: ein differentielles Paar single-ended gemessen oder die falsche Lage erfasst, und der Wert sieht ohne echten Fehler nach Abweichung aus. Der Abgleich der Kennzeichnungsspalten räumt die Mehrheit dieser Fälle ab.
Schritt 2: Art der Verschiebung bestimmen. Eine durchgehend gleichgerichtete Verschiebung deutet auf Dielektrikumsdicke oder Dk und ist über den Lagenaufbau im nächsten Lauf korrigierbar. Eine regellose Streuung deutet auf Ätz- oder Galvanikkonsistenz und erfordert eine Prozessüberprüfung beim Hersteller. Diese Einordnung entscheidet, ob am Aufbau oder am Prozess angesetzt wird, und macht zugleich klar: Eine Impedanzabweichung ist an der fertigen Platine nicht nachbesserbar, sie lässt sich nur vor dem nächsten Fertigungslauf korrigieren.
Schritt 3: Formale Abweichungsbearbeitung. Vom Hersteller sind Ursachenanalyse, Auswirkungsbewertung im Bezug auf die konkrete Signalanwendung sowie Abstellmaßnahmen mit Verifizierungsplan für die Folgecharge einzufordern. Parallel entscheidet die Kundenseite über eine Sonderfreigabe für die vorliegende Charge. Maßgeblich ist dabei die eigene Signalreserve, nicht die Einschätzung des Herstellers.
Erwähnt sei, dass viele Impedanzdiskussionen vor Fertigungsfreigabe vermeidbar sind. Ein vom Hersteller vor Produktionsstart vorgelegter Lagenaufbauvorschlag, der Sollimpedanz, empfohlene Leiterbreite, Prepreg-Konfiguration und erwarteten Istwert schriftlich zusammenführt, ist wirksamer als jede nachgelagerte Auseinandersetzung über einen Bericht. Zum Ablauf der Qualitätssicherung siehe Qualitätskontrolle, zu den Fertigungstoleranzen siehe Fertigungstoleranzen.
#### 6. Fünf Punkte, die in die Bestellzeichnung gehören
- Geltungsbereich jeder Impedanzanforderung: Lage, betroffene Netze oder Leiterbreite benennen, damit der Bericht zuordenbar bleibt.
- Sollwert und Toleranz: Das Toleranzfeld nicht leer lassen. Ohne Angabe gilt der Standardwert ±10 %. Reicht die Signalreserve nicht, engere Werte in der Zeichnung vermerken und in der Prüfung bestätigen lassen.
- Coupon-Anforderungen: Coupon erforderlich, welche Strukturen, physische Beilage zur Lieferung gewünscht.
- Berichtsanforderungen: Einzelmesswerte oder nur Ergebnis, Angaben zu Gerät und Messbedingungen.
- Vorgehen bei Abweichung: Direkte Zurückweisung oder zunächst Abweichungsanalyse mit anschließender Kundenentscheidung.
Diese fünf Punkte vorab zu klären ist einfacher als jede Nachverhandlung nach Wareneingang. Zur Produktfähigkeit siehe Leiterplatten mit Impedanzkontrolle; zur konstruktionsseitigen Berechnung von Lagenaufbau und Leiterbreite siehe Design von Leiterplatten mit Impedanzkontrolle.
FAQ
F1: Muss der Coupon der Lieferung physisch beiliegen?
Nicht zwingend, das ist Bestellgegenstand. Der Coupon dient primär dazu, dem Hersteller einen repräsentativen Bericht zu ermöglichen; der Bericht selbst genügt in der Regel. Wer selbst nachmessen will, muss die Beilage bei Bestellung ausdrücklich fordern, denn der Coupon ist Teil des Nutzens und wird im Konturbearbeitungsschritt regulär abgetrennt.
F2: ±10 % oder ±5 % – was ist zu wählen?
Ausschlaggebend ist die eigene Signalreserve. ±10 % ist die Standardfähigkeit (PCB-IMPEDANCE) und deckt übliche Datenraten ab. Ist das Verbindungsbudget empfindlich gegenüber Impedanzabweichungen, kann ±5 % als engere Stufe angefragt werden; die Machbarkeit ist in der Engineering-Prüfung zusammen mit Lagenaufbau und Leiterbreite zu bestätigen. Engere Toleranz ist kein Selbstzweck: Sie bedeutet mehr Aufbauanpassung und höheres Ausschussrisiko.
F3: Warum weicht meine eigene TDR-Messung vom Herstellerbericht ab?
Drei typische Gründe: unterschiedliche Messstelle (Serienleiterzug statt Coupon), unterschiedliche Anstiegszeit der Sonde und Lage des Auswertefensters, sowie die Frage, ob Pads und Vias mit erfasst wurden. Für einen Abgleich müssen beide Seiten denselben Coupon-Abschnitt mit identischem Auswerteverfahren nachmessen. Genau deshalb gehören die Messbedingungen in den Bericht.
F4: Lässt sich eine Platine mit Impedanzabweichung nachbessern?
Nein. Die Impedanz ergibt sich aus Aufbaudicke, Leiterbreite, Kupferdicke und Dk. Diese Größen sind nach Pressen und Ätzen festgelegt und am fertigen Produkt nicht mehr veränderbar. Praktikabel ist die Bewertung einer Sonderfreigabe für die vorliegende Charge sowie die Anpassung von Lagenaufbau oder Ätzkompensation vor dem nächsten Lauf.
F5: Ist 50 Ω single-ended dasselbe wie 100 Ω differentiell?
Nein. Die Differenzimpedanz ist nicht das Doppelte der Single-Ended-Impedanz; das Verhältnis hängt von der Kopplung der beiden Leiterzüge ab. Je geringer der Abstand, desto stärker die Kopplung und desto niedriger die Differenzimpedanz relativ zum Doppelwert. Beide Anforderungen sind getrennt zu bemaßen und getrennt zu bemustern, eine Umrechnung ersetzt das nicht.