#### 一、为什么阻抗要靠测试条证明，而不是靠成品板
特性阻抗不是能在成品板上随手量出来的参数。量产板上的差分对通常长度有限、两端接着元件焊盘和过孔，TDR（时域反射）探头打上去，反射波形里混杂着焊盘电容、过孔残桩、拐角不连续，读出来的数不代表这条走线本身的阻抗。要拿到干净的读数，需要一段足够长、阻抗结构单一、两端开放的走线——这就是测试条（test coupon）的用途。
测试条是和量产板拼在同一张生产板（panel）上的一小块附属区域。它和正式板共享同一批基材、同一次层压、同一次蚀刻、同一次电镀，所以它的阻抗可以代表这张板的工艺状态。这一点是测试条的全部价值来源：共工艺。如果测试条被单独安排在另一张板上做，或者用了不同的叠层，那它的读数就失去了代表性。
理解了这层逻辑，很多客户常问的问题就有答案了。比如"能不能不做测试条，省点板面"——可以，但代价是这批板没有阻抗物证，出了信号问题无法定位是板厂工艺还是设计本身。又比如"为什么每张 panel 都要有"——因为层压厚度和蚀刻线宽在 panel 之间、甚至同一 panel 不同区域之间都会波动，单张 panel 的读数不能替另一张背书。
#### 二、测试条上究竟放了什么
一条合格的测试条不是随便画一段线。它需要针对图纸上每一种需要控制的阻抗结构，各放一组样本。常见的结构分四类：
单端微带线（single-ended microstrip）：走线在表层，参考平面在紧邻的内层，一侧是空气或阻焊。这类结构对阻焊厚度敏感，同一根线做了阻焊和没做阻焊，读数会有差别，所以测试条上的微带样本要和正式板保持一致的表面处理状态。
单端带状线（single-ended stripline）：走线在内层，上下都有参考平面。这类结构受介质厚度对称性影响大，是层压偏移最容易暴露的地方。
差分微带（differential microstrip）与差分带状线（differential stripline）：成对走线，控制的是差分阻抗。差分对除了线宽，线间距同样关键，间距蚀刻偏一点，差分阻抗就跟着走。
图纸上标了几种阻抗要求，测试条上就应该有对应几组样本。实际操作里，工程会把每种结构做成一段足够长的直线（通常需要几十毫米量级，具体长度取决于测量设备的上升时间和所需的稳定窗口），两端做成便于探头接触的焊盘。至于每种结构做几组、放在 panel 的哪些位置，属于工程评审时确认的细节，不同板厂、不同图纸要求会不一样。
#### 三、TDR 报告上的每一栏该怎么读
拿到阻抗成绩书，先别急着看结论那一栏是 PASS 还是 FAIL。一份可用的报告至少要能回答五个问题：
1）测的是哪一条？ 报告每一行应该对应图纸上一个明确的阻抗要求编号或网络名。如果报告只写"L1 单端 50Ω"而图纸上表层有三种不同宽度的 50Ω 线，那这行数据无法对号入座，需要要求板厂补充标识。
2）目标值和公差是多少？ 目标值来自图纸。公差如果图纸没写，就按板厂的标准能力执行。三强线路的阻抗控制公差标准值为 ±10%，±5% 属于可评审的更高精度档（claim_id PCB-IMPEDANCE）。这里要留意，公差是按目标值的百分比算的：目标 50Ω 配 ±10%，允收区间是 45–55Ω；目标 100Ω 差分配 ±10%，区间是 90–110Ω。同一份图纸上不同目标值的绝对允收宽度是不一样的。
3）实测值分布如何？ 好的报告会给出每个样本点的实测值，而不是只给一个平均数。看分布比看均值有用：如果五个点全部落在 52–53Ω，说明工艺稳定但整体偏高，是可预测、可在下批调整的系统性偏移；如果五个点散在 46–54Ω，即使均值刚好 50Ω，也说明这批板的工艺一致性有问题，下一批很可能就有点超出边界。
4）测试条件是什么？ TDR 测量结果和探头上升时间、测量窗口位置有关。报告上应该能看到设备型号、测试温度环境、取值方式（例如取波形平稳段的平均）。这些信息在客户自己复测、结果和板厂对不上时，是唯一能对齐口径的依据。
5）取样位置在哪？ 一张 panel 上多个位置的测试条，读数会有梯度。报告标出取样位置，才能判断偏差是全局性的还是局部的。
#### 四、影响阻抗的四个工艺变量
判读报告时如果发现偏移，往下追问原因，绕不开这四项。理解它们的方向性，跟供应商沟通时能更快对齐。
介质厚度：走线到参考平面的距离越大，阻抗越高。这个距离由半固化片（prepreg）的类型、张数和层压后的实际压合厚度决定。层压参数波动会直接反映到阻抗上，而且往往是整批一致的偏移。
线宽：线越宽，阻抗越低。这里是设计和制造的交界点——图纸上画的是设计线宽，蚀刻后得到的是实际线宽，两者之间有个蚀刻补偿量。线宽公差标准值为 ±20%（claim_id PCB-TRACE-TOL），这个宽度对阻抗的影响不能忽略，也正是为什么细线路板的阻抗控制更难。
铜厚：铜越厚，走线截面的侧壁效应越明显，蚀刻后的梯形截面更陡，等效阻抗随之变化。厚铜和阻抗控制同时要求时，工程评审要特别关注。
介电常数（Dk）：Dk 越高阻抗越低。同一系列基材的 Dk 也随频率变化，高频设计里要用对应频段的 Dk 值来核算，不能只看数据表首行。基材选型对阻抗的影响，可以参考高频 PCB 材料选择。
#### 五、超差之后：不符闭环怎么走
阻抗报告出现超出允收区间的数据，处理路径大致分三步。
第一步，确认是不是真超差。 先核对目标值和公差是否与图纸一致——实践中相当一部分"超差"来自图纸更新后板厂用了旧版目标值，或者公差栏留空被按不同默认值执行。再核对测试结构是否对应：把差分对当单端量、或者量错了层，都会给出看似超差的数。这一步靠对比图纸和报告的标识栏就能排除大半。
第二步，判断偏移性质。 全局一致偏高或偏低，通常指向介质厚度或 Dk，可以通过调整叠层配置在下一批修正；分散无规律，指向蚀刻或电镀一致性，需要板厂检视工艺控制。这个判断决定了后续是改叠层还是改工艺，也决定了返工是否可行——阻抗偏差不能靠成品板返修解决，只能在下一批投产前调整。
第三步，走正式的不符处理流程。 需要板厂给出偏差的原因分析、影响评估（这个偏差对客户的具体信号速率意味着什么）、以及针对性的改善措施与下批验证计划。同时客户侧要做特采（deviation）决策：这批板是否可用。判断依据是自己的信号裕度，不是板厂的说法。
值得提醒的是，很多阻抗争议本可以在投产前避免。投料前让板厂出叠层建议书（stackup proposal），把目标阻抗、建议线宽、prepreg 配置、预计实测值一次性对齐并书面确认，比事后拿着报告争论有效得多。整体质量控制流程可以参考质量控制页，公差口径见加工公差页。
#### 六、下单时该在图纸上写清的五件事
- 每个阻抗要求的适用范围：写清是哪一层、哪些网络或哪个线宽的走线，避免报告无法对号入座。
- 目标值与公差：公差栏不要留空。默认执行标准值 ±10%，若信号裕度需要更严，在图纸标注并在评审时确认可行性。
- 测试条要求：是否需要测试条、需要哪些结构、是否随货交付实物。
- 报告交付要求：需要每点实测值还是仅需结论，是否需要设备与测试条件信息。
- 超差处理约定：超差时是直接判退，还是先出偏差分析由客户决定特采。
这五项在下单时写清，比在收到货以后补充沟通省事。阻抗控制板的产品能力口径见阻抗控制板；设计侧的叠层与线宽计算方法，见阻抗控制 PCB 设计。
FAQ
Q1：测试条一定要随货寄给我吗？
不一定，取决于订单约定。测试条的核心价值在于让板厂能出具有代表性的报告，报告本身通常已足够。如果你需要自己复测，就要在下单时明确要求测试条随货交付，因为测试条属于 panel 的附属部分，正常会在成型工序中分离处理。
Q2：阻抗公差 ±10% 和 ±5%，我该选哪个？
先看信号裕度。±10% 是标准能力值（PCB-IMPEDANCE），多数常规速率的设计够用。若你的链路预算算下来对阻抗偏差很敏感，±5% 可作为更高精度档提出，需在工程评审时结合叠层与线宽确认可行性。不要默认"越严越好"——更严的公差意味着更多的叠层调整和更高的报废风险。
Q3：为什么我自己用 TDR 量出来和板厂报告不一样？
常见原因有三：测的位置不同（成品板走线 vs 测试条）、探头上升时间和取值窗口不同、以及是否包含了焊盘与过孔的影响。要对齐结果，需要双方用同一段测试条、同一取值方式复测。这也是报告上必须写清测试条件的原因。
Q4：阻抗超差的板能返工修好吗？
不能。阻抗由叠层厚度、线宽、铜厚、Dk 共同决定，这些参数在层压和蚀刻完成后已经固化，成品板上无法修正。可行的路径是评估这批是否能特采使用，同时在下一批投产前调整叠层或蚀刻补偿。
Q5：单端 50Ω 和差分 100Ω 是同一回事吗？
不是。差分阻抗不等于两倍单端阻抗，两者之间的关系取决于两条走线的耦合程度。间距越近耦合越强，差分阻抗相对越低。图纸上要分别标注，测试条上也要分别做样本，不能靠一个换算另一个。