層数は配線密度の問題ではない
「配線が入らないから2層足す」——層数はたいていこう決まり、そして後工程での作り直しもたいていこう起きます。層数を決めるのは配線面積の余裕ではなく、その基板が完全なリファレンスプレーンを何枚必要とするかです。
理由は単純です。高速信号のリターン電流は、その信号層に隣接するプレーン内を流れます。プレーンが分割されていたり、配線で切断されていたり、そもそも存在しなければ、リターン電流は迂回します。その結果インピーダンスが外れ、コモンモードノイズが増えます。これは配線完了率100%の基板でも起こります。配線が入るかどうかとは無関係だからです。
したがって正しい問いは次の組です。高速配線層それぞれについて、隣接層は連続したプレーンか。電源側に独立した電圧ドメインは何系統必要で、各系統に専用プレーンが必要か。インピーダンス目標値と公差クラスはどれか。 これに答えれば層数はほぼ決まり、あとは製造限界との照合だけが残ります。
層構成の基礎（コア、プリプレグ、対称性、層順）は別稿多層基板の層構成設計ガイドで扱っています。本稿の目的は一つ、4層・6層・8層のあいだで取捨選択を行い、各段の上限と代償を明示することです。
掲載済みの多層基板ページの記載は、層数4–64（量産40、最大64）、板厚0.4–6.0 mm、最小線幅/間隔3/3 mil、最小穴0.1 mm、インピーダンス±5%（標準±10%）です。以下の判断はこの範囲内で行います。
4層：足りる場面と、負債が始まる場面
4層の典型的な層順は「信号 — グランド — 電源 — 信号」です。最初に手に入るのは連続した1枚のグランドプレーンであり、これだけで中速のデジタル基板や混載基板の多くをカバーできます。
4層でできること：
- 表層配線に隣接する連続グランドプレーンがあり、リターン経路が確保される；
- 単一の主電圧ドメインの電源分配（十分なデカップリングを併用）；
- 特性インピーダンス制御のシングルエンド配線（ただしグランド隣接層に集約する場合）；
- 薄い仕上がり板厚（0.4 mm側まで）。
4層では代償を伴うこと：
- 裏面配線のリファレンスは電源層になります。 電源層が複数ドメインで分割されていれば、裏面の高速配線は分割部を横断し、リターン経路が断たれます。4層設計で最も多い潜在不良です。
- 配線層はどちらも外層です。外層インピーダンスはエッチングとソルダーレジストのばらつきの影響を受けやすく、内層より厳しい公差を保ちにくい。
- 電圧ドメインが増えるほど電源プレーンは細分化され、使えるリファレンス面積が減ります。実質的にプレーンの完全性をドメイン数と交換しています。
判定の目安：主電圧ドメインが1系統で、高速配線を表層に集約できるなら4層でおおむね足ります。ドメインが増えるか、両面に高速配線を通さざるを得なくなった時点から、4層は負債を抱え始めます。
6層：2つの配分があり、選び間違えると増層が無駄になる
6層は取捨選択が最も密な段です。用途がはっきり2通りあり、それぞれ手に入るものが違います。
配分A：信号 — グランド — 信号 — 信号 — 電源 — 信号（配線4層＋プレーン2枚）
- 手に入るのは配線層数。ピン密度が高く配線量が多い一方、立ち上がりが緩やかな基板に適します。
- 代償：内側の信号層2枚が隣接するため層間クロストークのリスクが上がり、各層のプレーンは片側のみです。
配分B：信号 — グランド — 信号 — 電源 — グランド — 信号（配線4層＋プレーン対を2組相当）
- 手に入るのはリファレンスプレーンの品質。重要な配線層をプレーンで挟めるため、リターン経路が短く確定的になります。
- 代償：自由に使える配線層が実質的に減るため、フロアプランを早期に固める必要があります。
判断基準は層数ではなく、この基板に足りないのが配線スペースかリターン品質かです。スペース不足ならA、リターン品質不足ならB。Bが必要な基板をAの層構成で作ると、6層のコストを払って4層相当の電気性能しか得られません。層数選定で最も高くつく誤りです。
6層のもう一つの実利は、信号層を少なくとも1枚内層に移せることです。内層のインピーダンス一貫性は外層より優れます。±5%クラスの要求がある案件（インピーダンス制御基板：範囲25–120Ω、差動85–100Ω、誘電体厚±10%管理、TDR測定）では、重要ネットを内層に置く方が確実です。
8層以上：対称なプレーン対とインピーダンスの余裕
8層になると配置がようやく余裕を持ちます。代表的な層順は「信号 — グランド — 信号 — 電源 — グランド — 信号 — グランド — 信号」で、特徴は複数の信号層をプレーンで挟みつつ、上下対称な層構成を保てることです。
8層で手に入るのは4項目です。
- プレーン対。高速層の上下にリファレンス面があり、リターン経路が最短、コモンモード放射が最小になります。
- 独立した電源プレーン。複数の電圧ドメインに各1枚を割り当てられ、あるいは電源とグランドを隣接させて面間容量を形成し、電源品質を改善できます。
- インピーダンスの余裕。誘電体厚の組み合わせが増え、線幅・誘電体厚・目標インピーダンスを±5%クラスに収める余地が広がります。誘電体厚そのものは±10%で管理されます。
- 対称性。上下対称な層構成はプレス後の反りリスクが低く、後工程のSMT実装性に直結します。
代償も4項目あり、いずれも設計初期に照合が必要です。
- 板厚が増える。誘電体と銅層の組み合わせが増えるため、仕上がり板厚は厚い側に寄ります。製品ページの範囲は0.4–6.0 mm。具体値は目標板厚とインピーダンス要求を合わせて決め、技術審査での確認が必要です。表紙の断面図はまさに8層の一例ですが、左端に「Only nominal values」と明記されている通り、あれは参考の呼び値であり能力保証ではありません。
- アスペクト比。板が厚くなるほど、同じ穴径でのアスペクト比は大きくなります。製造能力ページの記載は最大10:1。板厚÷最小穴径がこの比内に収まらなければ、穴径を大きくするか板厚を薄くする必要があります。
- 最小穴径は板厚に縛られる。製品ページの最小穴0.1 mmは能力上限値です。実際に使える最小穴径は板厚とのアスペクト比計算で決まり、0.1 mmをどの板厚にもそのまま適用することはできません。
- クラスの跨ぎ。40層以下はStandardクラス、40層超はAdvanced/R&Dです。8層はStandardの範囲に十分収まりますが、同時に3 mil未満の線幅や0.15 mm未満のメカドリルを要求すれば、別のパラメータが基板全体を上位クラスへ押し上げます。層数とクラスは別物として扱ってください。
増層の実際の代償：一緒に計算すべき3つの量
層数選定で最も見落とされるのは、板厚・アスペクト比・最小穴径が連動している点です。仕様表の行を個別に引いて済ませることはできません。
- 板厚範囲0.4–6.0 mm（製品ページ）／0.2–6.0 mm（製造能力ページ、少層の薄板を含む）；
- アスペクト比最大10:1；
- メカドリル最小0.15 mm、最小穴0.1 mm（レーザードリルは0.075 mmまで届きますが、これはHDIマイクロビア工法の領域です）。
計算は単純です。板厚 ÷ 最小穴径 ≤ 10。8層で厚い側に寄れば、この不等式が使用可能な最小穴径を押し上げます。逆に非常に小さいスルーホールが必要なら板厚を抑えることになり、誘電体が薄くなってインピーダンス設計をやり直すことになります。3つは同時に満たす必要があり、個別に願うことはできません。
穴径と位置の公差は別記載です：穴径公差±0.05 mm、位置精度±0.025 mm、バックドリル管理±0.05 mm。公差の全表は公差ページにあります。銅厚と線幅の相互制約についてはPCB銅厚の選択肢と設計ルールを参照してください。
材料側の取捨（FR-4と高周波／高Tg系の選択）は材料ページで扱います。ここで強調するのは一点だけです。誘電体材料を変えれば、同じ層数でも誘電体厚の組み合わせとインピーダンス設計は一式やり直しになります。
分岐点：層数を増やすよりHDIへ切り替えるべき場合
増層では解決しない状況が一つあります。狭ピッチBGAのファンアウトが行き詰まる場合です。ピンピッチが小さく、通常のスルーホールがパッド間を通せないとき、問題は穴径とパッド寸法にあり、層数ではありません。この状態で層を足しても基板が厚くなりアスペクト比が悪化するだけで、ファンアウトは通りません。
判断の兆候は3つです。
- 狭ピッチBGAのピンが内側へ複数層通る必要があり、通常ビアがパッド間の空間を占めて足りない；
- 最小穴径がアスペクト比の上限に押し当てられており、穴径を大きくするとパッド配列に入らない；
- ビアインパッドまたはエニーレイヤ接続で配線スペースを解放する必要がある。
この場合はHDIビルドアップ構造へ向かうのが正解です。HDI基板の記載は層数4–20、線幅2/2 mil、レーザー穴0.075 mm、層間位置合わせ±25 μm、層構成1+N+1〜5+N+5、基材FR-4/BT/ABF。製造能力ページの補足として、1+N+1〜5+N+5はStandard/Advanced/R&Dの3クラスすべてで実現可能、エニーレイヤはAdvancedとR&Dの2クラスのみです。
言い換えれば、層数が買うのはプレーンと配線スペース、マイクロビアが買うのはファンアウト能力です。相互に代替できません。リファレンスプレーンが足りなければ増層、ファンアウト経路が足りなければHDI。両方足りない基板は両方が必要で、その場合の層構成は既存の層順に2層足すのではなくゼロから組み直します。
確定前に凍結すべき項目
層数が製造工程に入った後の変更コストは高く、層構成表・インピーダンス設計・ドリル表・板厚がすべて連動します。確定前に以下を一括で凍結し、資料と一緒に提出してください。
- 層数と完全な層順：各層の役割（信号/グランド/電源）、プレーン分割の有無と位置。
- 目標仕上がり板厚と公差：表面処理とソルダーレジストを含むか否かの基準を明記。
- インピーダンス要求：シングルエンドと差動の目標値、公差クラス（±5%か標準±10%か）、管理対象ネット。
- 最小穴径と穴種：スルーホール、ブラインド/ベリードビア、バックドリルの要否。板厚と併せて10:1以内を照合。
- 内外層の銅厚：出発箔と仕上がり銅を分けて記載（1つの数値だけでは不足）。
- 誘電体材料系：型番または等級要求、および技術的同等品への置換可否。
- 受入クラス：IPC-A-600 Class 2かClass 3か、電気検査要求（100%電気検査は標準）。
- 対称性要求：反り管理のため上下対称な層構成を必須とするか。
条件付きの項目（極厚板と小穴径の組み合わせ、40層超、インピーダンスと板厚が強く結合する構成）はすべて「技術審査での確認が必要」と明記し、図面上で確定値として書かないでください。資料が揃えば見積り窓口へ、検査と受入の範囲は品質ページに記載しています。
セルフチェック
- [x] title／description／H1あり、H1は主キーワードの検索意図と一致
- [x] 本文が核心問題に回答：4層/6層/8層で何が手に入るか、代償はどこに出るか（板厚／アスペクト比／穴径／クラス）、HDIへ切り替える分岐点
- [x] FAQ 6件、「1..7ステップのチェックリスト」型ではない（ページの役割は層数比較）
- [x] locale一致の内部リンク3件以上：
/ja/products/multi-layer-pcb/、/ja/products/impedance-control-pcb/、/ja/products/hdi-pcb/、/ja/capabilities/、/ja/tolerance/、/ja/materials/、/ja/quality/、/ja/quote/、/ja/blog/multi-layer-pcb-stackup-guide/、/ja/blog/pcb-copper-thickness-options-design-rules/（計10件、すべてout/で存在確認） - [x]
/industries/*へのリンクなし - [x] 数値はすべて掲載済みページの記載に由来。表紙図内の値は参考呼び値と明示
- [x] 条件付きの値は「技術審査での確認が必要」と明記。歩留まり・納期・顧客事例・業界平均の創作なし
- [x] slot 1（HDI銅厚の設計入力）と核心問題が異なる
- [x] REVIEW_REQUIRED：日本語ネイティブによる校閲が未完了
---
FAQ
Q1：4層から6層に上げて、直接得られるものは何ですか。
増えた2層を2組目のプレーンに使う場合（配分B）、得られるのは重要配線層の上下にリファレンス面がある状態で、リターン経路が確定しインピーダンスが安定します。2層を追加の配線層に使う場合（配分A）、得られるのは配線スペースです。両立はしません。選ぶ前に、この基板に足りないのがどちらかを確認してください。
Q2：6層と8層でインピーダンス制御能力はどれだけ違いますか。
公差クラスは同一です：±5%、標準±10%（製品ページと製造能力ページで一致）。違いは数値ではなく達成の難易度にあります。8層では誘電体厚と層順の組み合わせが多く、線幅・誘電体厚・目標インピーダンスを±5%に収める余裕が大きい。6層では材料と厚みの選択幅が狭くなるため、具体的な構成は技術審査での確認が必要です。
Q3：層数を増やすと最小穴径は大きくなりますか。
なります。ただし層数が直接の原因ではなく、板厚が原因です。アスペクト比は最大10:1で、板厚が増えれば同じ穴径での比が大きくなり、10:1を超えれば穴径を大きくするか板厚を薄くする必要があります。層数・板厚・最小穴径は一緒に計算してください。仕様表の最小穴0.1 mmを単独で当てはめることはできません。
Q4：8層は必ず上下対称にすべきですか。
対称な層構成はプレス後の反りリスクを下げ、後工程のSMT実装に有利なため推奨されます。必須とするかは板厚、銅分布の均一性、実装要求によって決まり、技術審査での確認事項です。反りの明確な規格値がある場合は資料に明記してください。
Q5：層数を増やし続けるのではなく、HDIへ移るべきタイミングは。
ボトルネックがリファレンスプレーンではなく狭ピッチBGAのファンアウトである場合です。兆候は、通常ビアがパッド配列の間に入らない、最小穴径がアスペクト比で頭打ち、ビアインパッドまたはエニーレイヤが必要、の3点。この状態で増層しても基板が厚くなるだけでファンアウトは通らないため、1+N+1〜5+N+5のビルドアップ構造へ移行します（エニーレイヤはAdvanced/R&Dのみ）。
Q6：層数決定後、審査を一度で通すために資料へ何を記載すべきですか。
最も抜けやすいのは4項目です。完全な層順（各層の役割とプレーン分割の状況）、目標板厚の基準（ソルダーレジストと表面処理を含むか）、インピーダンス管理ネット一覧と公差クラス、銅厚を出発箔と仕上がり銅に分けた記載。いずれか欠けると確認のやり取りが1往復発生します。